Accueil › Glossaire › ASIC IA

ASIC IA

Un ASIC IA (Application-Specific Integrated Circuit pour l’IA) est un circuit intégré conçu et fabriqué pour exécuter une tâche d’intelligence artificielle spécifique (entraînement ou inférence de réseaux de neurones) avec une efficacité énergétique, une latence et un rapport performance/coût supérieurs à ceux d’un processeur généraliste (CPU ou GPU), en échange d’une flexibilité réduite.

Qu’est-ce qu’un ASIC, concrètement

Un ASIC est un circuit intégré dont les connexions et la logique sont fixées en usine pour une fonction unique. Contrairement à un CPU (qui exécute n’importe quelle instruction logicielle) ou à un GPU (qui parallélise des calculs variés), un ASIC fait une seule chose, mais il la fait de manière optimale : moins de silicium gaspillé, moins d’énergie consommée, moins de latence.

L’analogie classique : un CPU est un couteau suisse, un GPU est un tournevis électrique polyvalent, et un ASIC est un tournevis à tête fixe. Le tournevis à tête fixe ne fait qu’un type de vis, mais il le fait plus vite, avec moins d’effort, et il coûte moins cher à produire en volume.

Dans le contexte de l’IA, un ASIC est conçu pour accélérer les opérations mathématiques au cœur des réseaux de neurones : multiplication matricielle, convolution, fonctions d’activation. En éliminant toute la circuiterie inutile pour d’autres tâches, l’ASIC IA obtient un meilleur rapport TOPS/watt (opérations par seconde par watt de consommation) que le GPU le plus rapide du marché.

ASIC vs GPU vs FPGA : trois philosophies

Le choix entre ces trois types dépend du volume, de la prévisibilité des charges de travail, et du budget. Un ASIC se justifie quand vous déployez des dizaines de milliers de puces pour une charge de travail stable et prévisible (cas des hyperscalers). Un GPU s’impose quand vous avez besoin de flexibilité (entraînement de nouveaux modèles, prototypage). Un FPGA sert de pont intermédiaire ou de plateforme de prototypage avant de passer à un ASIC.

Architecture interne d’un ASIC IA

Un ASIC IA typique contient plusieurs blocs fonctionnels spécialisés :

Réseaux systoliques (systolic arrays). Des matrices d’unités MAC (Multiply-Accumulate) organisées en grille, où les données « circulent » d’une unité à l’autre. C’est l’architecture utilisée par les Google TPU (le v6 Trillium utilise des réseaux 256×256). Cette conception maximise la réutilisation des données et minimise les accès mémoire coûteux en énergie.

SRAM on-chip. De la mémoire rapide intégrée directement sur la puce, pour stocker les poids du modèle et les données intermédiaires. Le Groq LPU pousse cette approche à l’extrême avec 500 Mo de SRAM par puce à 150 TB/s de bande passante. Plus il y a de SRAM on-chip, moins le chip doit accéder à la mémoire externe (HBM ou DDR), ce qui réduit la latence.

HBM (High Bandwidth Memory). Pour les modèles trop grands pour la SRAM on-chip, les ASIC IA intègrent de la mémoire HBM (HBM2E, HBM3, HBM3E, HBM4). Les dernières générations (Google TPU v7 Ironwood : 192 Go HBM3E à 7,37 TB/s, AWS Trainium 3 : 144 Go HBM3E à 4,9 TB/s) offrent des capacités massives.

Interconnects on-chip et inter-puces. Les bus internes (NoC, Network-on-Chip) et les liens inter-puces (NVLink pour NVIDIA, xGMI pour AMD, liens propriétaires pour les TPU) déterminent la vitesse de communication entre les unités de calcul et entre les puces dans un cluster.

Blocs de sécurité. Les ASIC modernes intègrent des TEE (Trusted Execution Environments) pour le confidential computing, permettant de traiter des données sensibles sans les exposer.

Les ASIC IA majeurs en 2026

Google TPU

Le Tensor Processing Unit de Google est le plus ancien et le plus mature des ASIC IA. Lancé en 2015, il en est à sa 7e génération (Ironwood). Les TPU utilisent des réseaux systoliques optimisés pour les opérations tensorielles de TensorFlow et JAX. Google les utilise en interne pour entraîner Gemini et les propose sur Google Cloud. Plus de 75 % des calculs Gemini tournent sur TPU. Le TPU est l’exemple parfait d’un ASIC IA devenu un produit commercial à part entière.

Groq LPU

Le Language Processing Unit de Groq (acquis par NVIDIA pour ~20 milliards $ en décembre 2025) est un ASIC d’inférence radicalement différent. Son architecture déterministe (scheduling par le compilateur, pas par le matériel) élimine le non-déterminisme des GPU. La SRAM on-chip massive (500 Mo à 150 TB/s) offre une latence ultra-faible pour la génération de tokens. Le Groq 3 LPU est intégré dans la plateforme NVIDIA Vera Rubin (rack LPX de 256 puces).

AWS Trainium et Inferentia

Amazon développe deux familles d’ASIC IA via sa filiale Annapurna Labs (acquise en 2015). Trainium (entraînement + inférence) en est à sa 3e génération (3 nm, 144 Go HBM3E). Inferentia (inférence uniquement) est en 2e génération. AWS annonce 30-40 % de meilleur rapport prix/performance par rapport aux GPU tiers. Conçus en partenariat avec Marvell.

Microsoft Maia

Maia est l’ASIC IA de Microsoft, avec Maia 100 (5 nm, 105 milliards de transistors, 64 Go HBM2E, lancé fin 2023) et Maia 200 (3 nm, 216 Go HBM3E, 7 TB/s, lancé janvier 2026). Maia alimente Azure OpenAI et Copilot en interne. Non disponible en accès externe.

Meta MTIA

Le Meta Training and Inference Accelerator est en déploiement rapide avec quatre générations annoncées (MTIA 300, 400, 450, 500). Meta vise une cadence de nouvelle génération tous les six mois grâce à une architecture modulaire en chiplets. Développé avec Broadcom. Focalisé sur les charges de recommandation, ranking et inférence LLM internes.

Startups : Sohu, Positron et autres

Sohu a construit le premier ASIC transformer au monde. 8 puces Sohu génèrent plus de 500 000 tokens/seconde, soit un ordre de grandeur de plus que 8 NVIDIA B200. L’approche sacrifie la flexibilité en « gravant » l’architecture transformer directement dans le silicium.

Positron développe des ASIC d’inférence pour le trading, avec 3x la latence inférieure et 1/3 de la consommation du H100. Levée de 230 millions $ (Series B, février 2026). Les puces sont conçues, fabriquées et assemblées aux États-Unis.

Cerebras WSE-3 : bien que techniquement un wafer-scale engine plutôt qu’un ASIC traditionnel, le WSE-3 (4 000 milliards de transistors, 900 000 cœurs) est l’exemple le plus extrême de silicium spécialisé pour l’IA. OpenAI a un partenariat de 10 milliards $ avec Cerebras.

Pourquoi choisir un ASIC IA

Efficacité énergétique. Un ASIC IA bien conçu offre jusqu’à 70 % de meilleure efficacité par watt que les GPU pour l’inférence. À l’échelle de data centers consommant des centaines de mégawatts, cette différence se traduit en économies de millions de dollars par an.

Coût unitaire en volume. Le coût de développement (NRE) d’un ASIC se chiffre en dizaines de millions de dollars. Mais une fois les masques de fabrication créés, chaque puce coûte beaucoup moins cher à produire qu’un GPU complexe à 25 000-40 000 $. Pour les hyperscalers qui déploient des millions de puces, l’économie est considérable.

Latence déterministe. Contrairement aux GPU où le scheduling dynamique crée de la variabilité, les ASIC à scheduling statique (comme le Groq LPU) offrent des latences prévisibles et stables. C’est critique pour l’IA agentique, le trading algorithmique et les applications temps réel.

Densité d’intégration. Un ASIC combine sur une seule puce exactement les blocs nécessaires (unités MAC, SRAM, contrôleurs mémoire, blocs sécurité), sans la circuiterie inutile d’un processeur généraliste. Cela réduit la taille physique et simplifie le design des systèmes.

Limites et risques des ASIC IA

Rigidité. C’est la limite fondamentale. Un ASIC est gravé dans le silicium pour une fonction donnée. Si les architectures de modèles IA changent radicalement (passage des transformers à une nouvelle architecture, par exemple), un ASIC optimisé pour les transformers peut devenir obsolète. Les GPU, grâce à leur programmabilité, s’adaptent via une mise à jour logicielle.

Coût de développement initial. Concevoir un ASIC en 3 nm coûte des dizaines de millions de dollars (design, masques de fabrication, validation, tests). Ce coût ne se justifie qu’à partir de volumes de production très élevés (typiquement >100 000 unités). Seules les organisations déployant massivement (hyperscalers, grands labs IA) peuvent amortir cet investissement.

Écosystème logiciel. Chaque ASIC nécessite son propre stack logiciel (compilateur, runtime, bibliothèques). Les Google TPU utilisent JAX/XLA, AWS Trainium utilise Neuron SDK, les Groq LPU utilisent un compilateur propriétaire. Cette fragmentation multiplie l’effort de développement. CUDA, malgré ses défauts, a l’avantage d’être un standard de facto universel.

Délai de mise sur le marché. Le cycle de développement d’un ASIC (de la conception au silicium fonctionnel) prend 12 à 24 mois. Dans un domaine IA qui évolue en quelques mois, cette inertie est un risque. C’est pourquoi les hyperscalers passent à des cadences de renouvellement plus rapides (Meta vise 6 mois entre générations MTIA grâce aux chiplets).

Dépendance à TSMC. La quasi-totalité des ASIC IA avancés (comme les GPU NVIDIA et AMD) sont fabriqués par TSMC à Taïwan. Le custom silicon ne diversifie pas cette dépendance géographique, contrairement à ce que certains pourraient croire.

Le processus de conception d’un ASIC IA

La conception d’un ASIC IA suit un flux structuré en plusieurs étapes :

1. Spécification. Définir la charge de travail cible (quel modèle, quel type d’inférence/entraînement), les métriques de performance (TOPS, latence, consommation), et les contraintes physiques (taille du package, enveloppe thermique).

2. Choix du nœud de fabrication. Les nœuds dominants en 2026 sont le 3 nm et le 5 nm TSMC. Le 3 nm offre les meilleures performances mais coûte plus cher par wafer. Le 2 nm est en préparation pour 2027-2028. Les applications moins exigeantes utilisent des nœuds matures (12 nm, 28 nm) à moindre coût.

3. Design RTL et vérification. Les ingénieurs écrivent la logique en Verilog ou VHDL. La vérification consomme environ 60-70 % de l’effort total de conception. Des outils EDA (Electronic Design Automation) comme ceux de Cadence et Synopsys, de plus en plus assistés par l’IA, automatisent le placement et le routage.

4. Tape-out et fabrication. Les masques sont envoyés à la fonderie (TSMC) pour la fabrication des wafers. Le packaging avancé (CoWoS, 3D SOIC) intègre le die ASIC, la mémoire HBM et les I/O dans un seul package.

5. Test et déploiement. Les puces sont testées, binées (triées par performance), et intégrées dans les systèmes finaux (serveurs, racks).

En 2026, l’architecture en chiplets transforme ce processus. Au lieu d’un seul die monolithique, les ASIC modernes combinent plusieurs dies plus petits (un pour le compute, un pour l’I/O, un pour la mémoire) dans un seul package. Cela améliore les rendements de fabrication, permet de mixer des nœuds de processus, et accélère les cycles de conception. C’est l’approche adoptée par Meta (MTIA), AMD (EPYC, Instinct) et Apple (M-series Ultra).

Le marché des ASIC IA en 2026

Le marché des ASIC IA connaît une croissance explosive, tirée par le basculement vers l’inférence et la volonté des hyperscalers de réduire leur dépendance à NVIDIA :

TrendForce prévoit une croissance de 44,6 % des expéditions d’ASIC custom des hyperscalers en 2026, contre 16,1 % pour les GPU. Le rapport Futurum Group indique que les XPU (accélérateurs non-GPU/non-CPU) mèneront la croissance des dépenses data center en 2026, à 22 %.

NVIDIA a créé sa propre division custom chip ciblant un marché ASIC estimé à 30 milliards $. L’acquisition de Groq (~20 milliards $) et l’intégration du LPU dans Vera Rubin montrent que même le leader GPU investit dans l’ASIC spécialisé.

Broadcom et Marvell sont les deux principaux design partners pour les ASIC des hyperscalers. Broadcom a révélé un client unique (probablement OpenAI) commandant plus de 10 milliards $ d’ASIC custom. Le marché des design services pour ASIC IA est devenu l’un des segments les plus rentables de l’industrie des semi-conducteurs.

Le marché global de l’inférence IA est estimé à 106-126 milliards $ en 2025, avec des projections de 255 à 537 milliards $ d’ici 2030-2034. Les ASIC captureront une part croissante de ce marché, notamment pour les charges d’inférence à grande échelle des plateformes cloud IA.

Verdict

L’ASIC IA est passé du concept de niche au pilier de l’infrastructure IA. Google TPU, AWS Trainium, Microsoft Maia, Meta MTIA, Groq LPU, Cerebras WSE : les déploiements se comptent en millions de puces. La tendance de fond est le basculement de l’inférence vers le custom silicon, tiré par les économies de coût, l’efficacité énergétique et la volonté de diversifier les fournisseurs.

Le GPU ne disparaît pas. Il reste dominant pour l’entraînement frontier, le prototypage et les charges de travail flexibles. Mais le monde binaire « tout GPU » est terminé. L’avenir est un écosystème hétérogène : GPU pour la flexibilité, ASIC pour l’efficacité, et des couches logicielles (Triton, OpenXLA) qui permettent de naviguer entre les deux sans réécrire tout le code.

Pour les décideurs : si vous déployez de l’IA à grande échelle sur un cloud spécifique (GCP, AWS), les ASIC custom de votre cloud provider (TPU, Trainium) offrent un meilleur coût par token que les GPU. Si vous avez besoin de portabilité entre clouds ou de flexibilité pour l’entraînement, les GPU NVIDIA restent le choix par défaut. Et si votre charge de travail d’inférence est massive et prévisible, les ASIC spécialisés (Groq LPU, Cerebras, Sohu) offrent des performances que les GPU ne peuvent pas égaler.